XCVU9P-2FLGA2104I - انٹیگریٹڈ سرکٹس، ایمبیڈڈ، FPGAs (فیلڈ پروگرام ایبل گیٹ اری)

آپریشن کے اصول:
FPGAs ایک تصور استعمال کرتے ہیں جیسے Logic Cell Array (LCA)، جو اندرونی طور پر تین حصوں پر مشتمل ہوتا ہے: کنفیگر ایبل لاجک بلاک (CLB)، ان پٹ آؤٹ پٹ بلاک (IOB) اور اندرونی انٹرکنیکٹ۔فیلڈ پروگرام ایبل گیٹ اریز (FPGAs) پروگرام ایبل ڈیوائسز ہیں جو روایتی لاجک سرکٹس اور گیٹ اری جیسے PAL، GAL اور CPLD ڈیوائسز سے مختلف فن تعمیر کے ساتھ ہیں۔FPGA کی منطق کو پروگرام شدہ ڈیٹا کے ساتھ اندرونی جامد میموری سیلز کو لوڈ کر کے لاگو کیا جاتا ہے، میموری سیلز میں ذخیرہ شدہ قدریں لاجک سیلز کے منطقی فنکشن اور ماڈیولز کے ایک دوسرے سے یا I/ سے منسلک ہونے کا طریقہ طے کرتی ہیں۔ اےمیموری سیلز میں ذخیرہ شدہ قدریں لاجک سیلز کے منطقی فنکشن کا تعین کرتی ہیں اور جس طریقے سے ماڈیولز ایک دوسرے سے یا I/Os سے منسلک ہوتے ہیں، اور بالآخر وہ فنکشنز جو FPGA میں لاگو کیے جا سکتے ہیں، جو لامحدود پروگرامنگ کی اجازت دیتا ہے۔ .

چپ ڈیزائن:
چپ ڈیزائن کی دیگر اقسام کے مقابلے میں، FPGA چپس کے حوالے سے عام طور پر ایک اونچی حد اور زیادہ سخت بنیادی ڈیزائن کے بہاؤ کی ضرورت ہوتی ہے۔خاص طور پر، ڈیزائن کو FPGA اسکیمیٹک سے قریب سے جوڑا جانا چاہیے، جو خصوصی چپ ڈیزائن کے بڑے پیمانے کی اجازت دیتا ہے۔C میں متلاب اور خصوصی ڈیزائن الگورتھم کا استعمال کرتے ہوئے، تمام سمتوں میں ہموار تبدیلی حاصل کرنا ممکن ہونا چاہیے اور اس طرح اس بات کو یقینی بنانا چاہیے کہ یہ موجودہ مین اسٹریم چپ ڈیزائن سوچ کے مطابق ہے۔اگر یہ معاملہ ہے، تو عام طور پر استعمال کے قابل اور پڑھنے کے قابل چپ ڈیزائن کو یقینی بنانے کے لیے اجزاء کے منظم انضمام اور متعلقہ ڈیزائن کی زبان پر توجہ مرکوز کرنا ضروری ہے۔FPGAs کا استعمال بورڈ ڈیبگنگ، کوڈ سمولیشن اور دیگر متعلقہ ڈیزائن آپریشنز کو قابل بناتا ہے تاکہ یہ یقینی بنایا جا سکے کہ موجودہ کوڈ ایک طرح سے لکھا گیا ہے اور یہ کہ ڈیزائن سلوشن مخصوص ڈیزائن کی ضروریات کو پورا کرتا ہے۔اس کے علاوہ، پراجیکٹ کے ڈیزائن اور چپ آپریشن کی تاثیر کو بہتر بنانے کے لیے ڈیزائن الگورتھم کو ترجیح دی جانی چاہیے۔ایک ڈیزائنر کے طور پر، پہلا قدم ایک مخصوص الگورتھم ماڈیول بنانا ہے جس سے چپ کوڈ کا تعلق ہے۔اس کی وجہ یہ ہے کہ پہلے سے ڈیزائن کردہ کوڈ الگورتھم کی وشوسنییتا کو یقینی بنانے میں مدد کرتا ہے اور چپ کے مجموعی ڈیزائن کو نمایاں طور پر بہتر بناتا ہے۔مکمل بورڈ ڈیبگنگ اور سمولیشن ٹیسٹنگ کے ساتھ، پوری چپ کو ماخذ پر ڈیزائن کرنے اور موجودہ ہارڈ ویئر کے مجموعی ڈھانچے کو بہتر بنانے کے لیے استعمال ہونے والے سائیکل کے وقت کو کم کرنا ممکن ہونا چاہیے۔یہ نیا پروڈکٹ ڈیزائن ماڈل اکثر استعمال ہوتا ہے، مثال کے طور پر، غیر معیاری ہارڈویئر انٹرفیس تیار کرتے وقت۔

FPGA ڈیزائن میں بنیادی چیلنج ہارڈویئر سسٹم اور اس کے اندرونی وسائل سے واقف ہونا ہے، اس بات کو یقینی بنانا کہ ڈیزائن کی زبان اجزاء کے مؤثر ہم آہنگی کو قابل بناتی ہے اور پروگرام کی پڑھنے کی اہلیت اور استعمال کو بہتر بناتی ہے۔یہ ڈیزائنر پر بہت زیادہ مطالبات بھی رکھتا ہے، جسے ضروریات کو پورا کرنے کے لیے متعدد منصوبوں میں تجربہ حاصل کرنے کی ضرورت ہوتی ہے۔

 الگورتھم ڈیزائن کو معقولیت پر توجہ مرکوز کرنے کی ضرورت ہے تاکہ منصوبے کی حتمی تکمیل کو یقینی بنایا جا سکے، منصوبے کی اصل صورتحال کی بنیاد پر مسئلے کا حل تجویز کیا جا سکے، اور FPGA آپریشن کی کارکردگی کو بہتر بنایا جا سکے۔الگورتھم کا تعین کرنے کے بعد، بعد میں کوڈ ڈیزائن کی سہولت کے لیے ماڈیول بنانے کے لیے مناسب ہونا چاہیے۔پہلے سے ڈیزائن کردہ کوڈ کو کوڈ ڈیزائن میں کارکردگی اور وشوسنییتا کو بہتر بنانے کے لیے استعمال کیا جا سکتا ہے۔ASICs کے برعکس، FPGAs کا ڈیولپمنٹ سائیکل چھوٹا ہوتا ہے اور اسے ہارڈ ویئر کے ڈھانچے کو تبدیل کرنے کے لیے ڈیزائن کی ضروریات کے ساتھ ملایا جا سکتا ہے، جس سے کمپنیوں کو نئی مصنوعات تیزی سے لانچ کرنے اور مواصلاتی پروٹوکول کے پختہ نہ ہونے پر غیر معیاری انٹرفیس کی ترقی کی ضروریات کو پورا کرنے میں مدد مل سکتی ہے۔