آرڈر_بی جی

مصنوعات

XCF128XFTG64C Encapsulation BGA64 XL ہائی ڈینسٹی کنفیگریشن اور اسٹوریج ڈیوائسز

مختصر کوائف:


پروڈکٹ کی تفصیل

پروڈکٹ ٹیگز

مصنوعات کی خصوصیات

TYPE تفصیل
قسم انٹیگریٹڈ سرکٹس (ICs)

یاداشت

FPGAs کے لیے کنفیگریشن پرومز

Mfr AMD Xilinx
سلسلہ -
پیکج ٹرے
پروڈکٹ کی حیثیت متروک
قابل پروگرام قسم سسٹم پروگرام ایبل میں
میموری کا سائز 128 ایم بی
وولٹیج - سپلائی 1.7V ~ 2V
آپریٹنگ درجہ حرارت -40°C ~ 85°C
چڑھنے کی قسم سطح کا پہاڑ
پیکیج / کیس 64-ٹی بی جی اے
سپلائر ڈیوائس پیکیج 64-FTBGA (10×13)
بیس پروڈکٹ نمبر XCF128

دستاویزات اور میڈیا

وسائل کی قسم لنک
ڈیٹا شیٹ XCF128XFT(G)64C ڈیٹا شیٹ
ماحولیاتی معلومات Xiliinx RoHS سرٹیفکیٹ

Xilinx REACH211 سرٹیفکیٹ

PCN متروک / EOL متعدد آلات 01/Jun/2015

Mult Device EOL Rev3 9/مئی/2016

زندگی کا خاتمہ 10/JAN/2022

PCN پارٹ سٹیٹس میں تبدیلی پرزے 25/Apr/2016 کو دوبارہ فعال ہوئے۔
ایچ ٹی ایم ایل ڈیٹا شیٹ XCF128XFT(G)64C ڈیٹا شیٹ

ماحولیاتی اور برآمدی درجہ بندی

وصف تفصیل
RoHS حیثیت ROHS3 کے مطابق
نمی کی حساسیت کی سطح (MSL) 3 (168 گھنٹے)
ریچ اسٹیٹس غیر متاثر پہنچیں۔
ای سی سی این 3A991B1A
ایچ ٹی ایس یو ایس 8542.32.0071

Xilinx ان سسٹم پروگرام ایبل کنفیگریشن PROMs کی XC18V00 سیریز متعارف کراتا ہے (شکل 1)۔اس 3.3V فیملی کے آلات میں 4-میگا بٹ، ایک 2-میگا بٹ، ایک 1-میگا بٹ، اور ایک 512-کلوبٹ PROM شامل ہیں جو Xilinx FPGA کنفیگریشن بٹ اسٹریمز کو دوبارہ پروگرام کرنے اور اسٹور کرنے کے لیے ایک آسان ٹاؤس، سرمایہ کاری مؤثر طریقہ فراہم کرتے ہیں۔

جب FPGA ماسٹر سیریل موڈ میں ہوتا ہے، تو یہ ایک کنفیگریشن کلاک تیار کرتا ہے جو PROM کو چلاتا ہے۔CE اور OE کے فعال ہونے کے بعد ایک مختصر رسائی کا وقت، ڈیٹا PROM DATA (D0) پن پر دستیاب ہوتا ہے جو FPGA DIN پن سے منسلک ہوتا ہے۔نیا ڈیٹا ہر بڑھتی ہوئی گھڑی کے کنارے کے بعد ایک مختصر وقت تک دستیاب ہوتا ہے۔FPGA ترتیب کو مکمل کرنے کے لیے گھڑی کی دالوں کی مناسب تعداد پیدا کرتا ہے۔جب FPGA غلام سیریل موڈ میں ہوتا ہے، تو PROM اور FPGA ایک بیرونی گھڑی سے بند ہوتے ہیں۔

جب FPGA ماسٹر سلیکٹ MAP موڈ میں ہوتا ہے، FPGA ایک کنفیگریشن کلاک تیار کرتا ہے جو PROM کو چلاتا ہے۔جب FPGA Slave Parallel یا Slave Select MAP موڈ میں ہوتا ہے، تو ایک بیرونی آسکیلیٹر کنفیگریشن کلاک تیار کرتا ہے جو PROM اور FPGA کو چلاتا ہے۔CE اور OE کے فعال ہونے کے بعد، ڈیٹا PROM کے ڈیٹا (D0-D7) پنوں پر دستیاب ہوتا ہے۔نیا ڈیٹا ہر بڑھتی ہوئی گھڑی کے کنارے کے بعد ایک مختصر وقت تک دستیاب ہوتا ہے۔ڈیٹا کو CCLK کے درج ذیل بڑھتے ہوئے کنارے پر FPGA میں بند کیا جاتا ہے۔ایک مفت چلنے والا آسکیلیٹر Slave Parallel یا Slave Select MAP موڈز میں استعمال کیا جا سکتا ہے۔

مندرجہ ذیل ڈیوائس کے سی ای ان پٹ کو چلانے کے لیے سی ای او آؤٹ پٹ کا استعمال کرتے ہوئے ایک سے زیادہ ڈیوائسز کو کیسکیڈ کیا جا سکتا ہے۔اس سلسلہ میں تمام PROMs کے کلاک ان پٹ اور ڈیٹا آؤٹ پٹ ایک دوسرے سے جڑے ہوئے ہیں۔تمام آلات ہم آہنگ ہیں اور خاندان کے دیگر افراد کے ساتھ یا XC17V00 ایک وقتی پروگرام کے قابل سیریل PROM فیملی کے ساتھ کیسکیڈ کیے جا سکتے ہیں۔

 


  • پچھلا:
  • اگلے:

  • اپنا پیغام یہاں لکھیں اور ہمیں بھیجیں۔